| 6.13. Stelligkeiten und Parity-Generatoren |
|
|
Letztmalig dran rumgefummelt: 14.11.09 18:41:36 |
 |
Parity-Generatoren - ob hard- und/oder softwaregesteuert bilden die Basis des OSI-Referenzmodells - des Layers 0. Auf der Basis serieller Datenübertragung. Dabei ist die binäre Parität nicht nicht mit der Zuordnung der natürlichen Zahlen zu verwechseln. So hat die ungerade Zahl 9 die gerade Parität, wenn Parität zu logisch 1 vereinbart ist. Das Parity Bit dient zur Fehleranalyse bei der Datenübertragung - ist zwar redundante Information, wenn keine Fehler vorliegen, aber willkommenes Hilfsmittel, wenn doch! | ||||||
 |
1. Parity-Prinzip 2. Parity-Prinzip-Schaltung 3. Stelligkeiten Generator (Even-Odd-Entscheidung) 4. Verwandte Themen 5. Bauelementeliste |
||||||
 |
|
||||||
|
|
||||||
|
In der Praxis wird das Parity-Verfahren noch mit einer CRC-Summe (Cycling Redundance Check) gekoppelt, denn es könnte ja sein, das zwei Bits kippen bzw. Bits so kippen, das die Paität erhalten bleibt - dann würde aber die Prüfsumme nicht mehr stimmen. |
| 1. Funktionsprinzip |
|
|
 |
|
|
Die Idee der Paritätsgewinnung liegt darin, die Anzahl der jeweils zu einem Byte gehörigen auf logisch 1 gesetzten Bits auszuzählen. Ist die Anzahl geradzahlig, wird ein zu definierendes Bit (meist ein neuntes Bit eines Bytes) auf logisch 1 gesetzt, sonst auf 0. | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
HEX-Zahlen veranschaulichen das Problem | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
|
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
Parity-Zuordnung der Binärzahlen von 00H bis 0FH |
| 2. Prinzipschaltung eines 4-Bit Parity-Generators |
|
|
|
|
|
Erstelle eine Bitbelegungstabelle für die Binärzahlen von 0 bis 15 und entwickle eine Aktivierungslogik in den Zeilen, in welchen die Bits mit einer 1 geradzahlig ist - das ergibt sich für: 0, 3, 5, 9, AH, CH sowie FH | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
|
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
|
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
|
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
|
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
|
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| 3. Prinzipschaltung eines 4-Bit Stelligkeiten-Generators |
|
|
|
|
|
Die Entscheidung, ob eine Zahl gerade oder ungerade ist, kann auf binärer Ebene kann einfach dadurch geprüft werden, ob das niederwertigste Bit 1 bzw. 0 ist. Ist es Null, so ist die Zahl automatisch gerade, mit 1 ungerade. Das verschiebt sich allerdings etwas, wenn negative Zahlen als Bitmuster hinzukommen ;-) | ||
|
|
||
|
|
|
||
|
|
| 4. Verwandte Themen |
|
|
|
 |
Codewandlungen stehen in der Praxis immer dann an, wenn Gerätekomponenten eingangs- und/oder ausgangsseitig einen Wechsel des Signalmusters erwarten oder benötigen. De facto ist die Gesamtheit aller logischen Schaltungen nichts weiter als eine Codewandlung. Immer wird aus einem gleichen Input ein äquivalenter Output generiert. | |||||||||
|
|
| 5. Bauelementelisten Parity- und CRC-Generatoren |
| Klasse | Bauelemente-Typ | Funktion |
|
74 - ; 74 LS; 47 HCT (CMOS) |
74180 | 9-Bit-Paritätsgenerator/8-Bit Paritätsprüfer |
| 74 - ; 74 LS; 47 HCT (CMOS) | 74280 | 9-Bit-Paritätsgenerator/8-Bit Prüfer |
| 74 - ; 74 LS; 47 HCT (CMOS) | 74286 | 9-Bit-Paritätsgenerator/8-Bit Prüfer |
| 74 - ; 74 LS; 47 HCT (CMOS) | 74401 | CRC-Generator/Prüfer |
| 74 - ; 74 LS; 47 HCT (CMOS) | 74418 | 32-Bit Fehlererkennungs- und Korrekturbaustein (TS) |
| 74 - ; 74 LS; 47 HCT (CMOS) | 74420 | Paralleler-Prüf-Bit/Syndrom-Bit-Generator |
| 74 - ; 74 LS; 47 HCT (CMOS) | 74616 | 16-Bit paralleler Fehlererkennungs- und Korrekturbaustein (TS) |
| 74 - ; 74 LS; 47 HCT (CMOS) | 74617 | 16-Bit paralleler Fehlererkennungs- und Korrekturbaustein (OC) |
| 74 - ; 74 LS; 47 HCT (CMOS) | 74630 | 16-Bit paralleler Fehlererkennungs- und Korrekturbaustein (TS) |
| 74 - ; 74 LS; 47 HCT (CMOS) | 74631 | 16-Bit paralleler Fehlererkennungs- und Korrekturbaustein (OC) |
| 74 - ; 74 LS; 47 HCT (CMOS) | 74632 | 32-Bit paralleler Fehlererkennungs- und Korrekturbaustein (TS) |
| 74 - ; 74 LS; 47 HCT (CMOS) | 74633 | 32-Bit Fehlererkennungs- und Korrekturbaustein (OC) |
| 74 - ; 74 LS; 47 HCT (CMOS) | 74634 | 32-Bit Fehlererkennungs- und Korrekturbaustein (TS) |
| 74 - ; 74 LS; 47 HCT (CMOS) | 74635 | 32-Bit Fehlererkennungs- und Korrekturbaustein (OC) |
| 74 - ; 74 LS; 47 HCT (CMOS) | 74636 | 8-Bit Fehlererkennungs- und Korrekturbaustein (TS) |
| 74 - ; 74 LS; 47 HCT (CMOS) | 74637 | 8-Bit Fehlererkennungs- und Korrekturbaustein (OC) |
| 74 - ; 74 LS; 47 HCT (CMOS) | 748400 | erweiterbarer Fehlererkennungs- und Korrekturbaustein |
elektrische Bauelemente-Übersicht Parity- und
CRC-Generatoren in
verschiedenen Technologien
zur Hauptseite
© Samuel-von-Pufendorf-Gymnasium Flöha
© Frank Rost im Januar 2000
|
... dieser Text wurde nach den Regeln irgendeiner Rechtschreibreform verfasst - ich hab' irgendwann einmal beschlossen, an diesem Zirkus (das haben wir schon den Salat - und von dem weiß ich!) nicht mehr teilzunehemn ;-) „Dieses Land braucht eine Steuerreform, dieses Land braucht eine Rentenreform - wir schreiben Schiffahrt mit drei „f“!“ Diddi Hallervorden, dt. Komiker und Kabarettist |
|
Diese Seite wurde ohne Zusatz irgendwelcher Konversationsstoffe erstellt ;-) |
