| 7.4. Frequenzteiler und -verdoppler |
|
|
Letztmalig dran rumgefummelt: 30.01.08 21:34:38 |
 |
Frequenzteiler bilden die Grundlage vieler Ansteuerschaltungen für mikrorechnergesteuerte Komponenten, wobei die verschiedenen benötigten Frequenzen aus einer Master-Frequenz geteilt werden. Aber selbst eine simple Quartz-Uhr hat einen Frequenzteiler als Schaltungsprinzip ;-) | ||||||
 |
1. Wirkprinzip 2. Beispiele 3. Schaltungssammlung für Frequenzteiler und -verdoppler 4. Verwandte Themen 5. Bauelementeliste |
||||||
 |
|
||||||
|
| 1. Wirkprinzip des Frequenzteilers |
|
|
 |
|
|
|
|
HL-Taktflankengetriggerter Teilerstufe mit 1/16 Ausgangsfrequenz |
|
HL-Taktflankengetriggerter Vor- und Rückwärts-Zähler (Steuereingang 1 vorwärts, sonst rückwärts) |
|
Zähler sind eine Aneinanderfolge von JK-FF |
|
der jeweilige Q-Ausgang wird auf den nächsten C-Eingang geschalten |
|
Jeder binär arbeitende Zähler ist automatisch auch Frequenzteiler in der Anzahl der Bitstellen, welche er zählt ;-) |
| 2. Beispiele für Frequenzteiler mit FlipFlop |
|
|
|
Frequenzteiler mit flankengetriggerten RS-Flip-Flop D 100
Bild 4.28 zeigt für 3 unterschiedliche FF-Typen die mögliche grundsätzliche
Schaltung eines 2:1-Frequenzteilers. Bei Bild 4.28a wird entweder ein D 172 benutzt, dessen Eingang für die zu teilende, mit fe bezeichnete Frequenz der
Takteingang ist, wobei alle J- und K-Eingänge offen bleiben, oder man setzt je Teilerstufe
einen D 174 ein, dessen Ausgang Q mit seinem D-Eingang verbunden ist. Auch in diesem
Fall ist fe dem Takteingang des FF zuzuführen (siehe auch Abschnitt 4.1.4.3.).
Die für den Amateur preislich günstigste Lösung (zugleich aber die mit dem höchsten Aufwand an zusätzlichen Bauelementen) ist der Aufbau mit
flankengetriggerten RS-FF. Da die äußeren Bauelemente R und C (Bild 4.28b gibt dafür Richtwerte an) bei geschickter Montage (evtl. stehend!)
unmittelbar an die IS-Anschlüsse gesetzt werden können und der arbeitsmäßige Mehraufwand für den Amateur (ganz im Gegensatz zur Industrie!) vertretbar ist, bringt diese zusätzliche äußere Beschaltung für ihn keinen nennenswerten Nachteil. Mit einer D 100 lassen sich 2 Teilerstufen realisieren. Die am Eingang mit fe eingespeiste
Impulsfrequenz erscheint !also mit f92 am Ausgang. Sie steuert die nächste Teilerstufe bei fe an, an deren ''Ausgang dann f /4 vorhanden ist usw. Hiermit sind also nur
Teilerverhältnisse von 2 :1 (mit n = Zahl der vorhandenen FF) zu erzielen. Bei anderen Teilerverhältnissen arbeitet man mit Rückführungen, oder es wird mit
Impulstorschaltungen (Dioden) und getrennt angesteuerten FF-Eingängen das gewünschte Teilerverhältnis erreicht.
Bild 4.29 zeigt das am Beispiet eines 6:1 Teilers. Auf eingehende Erläuterung der Funktionsweise (sie ist u. a. in [33] zu finden) sei verzichtet. Der
erste FF (D1, D2) ist als 2:1-Teiler geschaltet. Wird er weggelassen und fe bei
Q1 zugeführt, so arbeitet die restliche Schaltung demzufolge als 3:1-Teiler. Das gilt sinngemäß
ebenso beim 10:1-Teiler nach Bild 4.30, der, durch Entfernen der Gatter Dl, D2-,als 5:1-Teiler einsetzbar ist. Zwischen dein ersten 'und dem zweiten FF ist das
Impulstor mit C3; V 1, R3 und R8 angeordnete Im Ausgangszustand sind Q1, Q2 und Q3 auf L-Pegel., Ein bei einigen Anwendungen, z.B. Zählstufen, erforderliches
»Nullstellen« auf diesen Zustand läßt sich bei diesen Schaltungen über zusätzliche Dioden gemäß Bild 4.24b für alle FF bewirken. Demzufolge ist Diode V 1
spannungslos und von negativen Triggerimpulsen (HL-Flanken) passierbar. Bild 4.29b zeigt, dass mit dem ersten Eingangsimpuls bei fe Q l = H wird und mit dem zweiten
Impuls wieder L, und diese HL-Flanke kann über C3 V I passieren und den nächsten FF schalten, so dass zugleich Q2 = H wird. (Die über C7 nach Gatter D6
gelangende HL-Flanke bleibt ohne Wirkung, da dieser FF zu diesem Zeitpunkt bereits auf Q3 = L steht). Der dritte
Eingangstakt schaltet Q1 wieder nach H, und der vierte Eingangstakt (Q1= L) bewirkt, dass auch Q2 = L wird. Dieser HL-Übergang an Q2 schaltet über C6 Q3 = H. Nunmehr erhält
die Diode V 1 über R3 katodenseitig positives, Potential, folgende Impulse können dieses »Tor« daher nicht mehr passieren, weil V 1 jetzt gesperrt ist. Der fünfte Takt
setzt erneut Q1= H, der sechste Impuls Q1 = L (was wegen der jetzt gesperrten Diode V 1 auf den zweiten FF und Q2 keine Auswirkung hat!) und zugleich setzt der
beim sechsten Impuls an Q1 auftretende Übergang HL . über C7 auch Q3 = L, womit wieder der Ausgangszustand (alle Q = L) erreicht ist. Zu beachten ist dabei,
dass mit dem vierten Eingangsimpuls Q2 von H nach L geht und dies über C6 das Umschalten des dritten FF mit Q3 nach H bewirkt. Gleichzeitig tritt aber auch bei Q 1
ein HL-Übergang auf, der über C7 den gerade umgekehrten Zustand für Q3 bewirken würde. Aus diesem Grund wird C7 bei dieser Schaltung kleiner als die übrigen
C-Werte gemacht (Hinweis in Bild 4.29a beachten!), so dass der über ihn eintreffende »falsche« Setzimpuls eher abklingt als der über Gb wirksame. Letzterer
bestimmt daher die von Q3 eingenommene Lage.
Die Ausgänge Q1, Q2, Q3 sowie bei Bedarf ihre Negationen Q1, Q2, Q3 lassen sich bei den später beschriebenen Zähldekaden als Zählerausgänge benutzen, da
die Signalzuordnungen der Wertetabelle dem üblichen (hier »verkürzten«) sogenannten BCD-Kode entsprechen. Das gilt auch für den dekadischen Teiler (10:1)
nach Bild 4.30, der sich gegenüber Bild 4.29 nur dadurch unterscheidet, dass zwischen dem zweiten und (in Bild 4.29) dritten FF ein weiterer FF (in Bild 4.30 mit
D5, D6) eingefügt ist. Für die R und C gilt alles zuvor Gesagte. Beim 10:1-Teiler braucht man den in Bild 4.29 mit C7 bezeichneten Kondensator nicht unbedingt
kleiner als die anderen zu machen, weil der erforderliche Effekt (am Eingang Gatter D7 zuletzt wirksam werdende HL-Flanke) hier durch die
Laufzeitverzögerung über die FF mit Gatter D3 und D5 ausreichend zustande kommt. Es können dann also sämtliche R-Werte und alle C-Werte gleich sein. Richtwerte sind
in beiden Bildern genannt. Sie sind untere Grenzwerte, mit denen diese Teiler bis zu Eingangsfrequenzen fe um mindestens 1 MHz arbeiten. Ist fe wesentlich kleiner
als 1 MHz, so sollte man R = 10...33 kü und C= 220...470pF wählen. Höhere Werte sind nicht erforderlich, da die R- und
C-Werte vor allem von der (immer ausreichenden) Flankensteilheit der Impulsflanken bestimmt werden, diese ist aber auch bei niedrigen Frequenzen unabhängig von der Impulsperiodendauer!
Zu Bild 4.30 sind somit keine näheren Erläuterungen erforderlich. Das Impulstor mit der Diode V 1 arbeitet ebenso, wie bei Bild 4.29 beschrieben. Wie die zugehörige
Wertetabelle zeigt, wird V 1 ab dem achten Eingangsimpuls gesperrt, so dass der HL-Übergang an Q1 beim Eingangsimpuls wieder die Ausgangsstellung
L L L L ergibt. Auch diese Wertetabelle entspricht dem für Anzeige- und Dekodierstufen üblichen BCD-Kode, so dass sich die Schaltung nach Bild 4.30
unmittelbar auch als dekadischer Zähler verwenden lässt.
|
FF sind die Grundfunktionselemente für Frequenzteiler. |
|
|
|
|
|
|
| 3. Schaltungssammlung für Frequenzteiler und -verdoppler |
|
|
|
|
|
||
|
Die exakte Frequenzteilung einer Impulsfolge mit einer über einen weiten Bereich variablen Frequenz ist mit Hilfe von Zählern und Frequenzteilern problemlos erreichbar. Wesentlich schwieriger ist die Frequenzvervielfachung zu realisieren. Bild oben zeigt eine Schaltung zur Frequenzverdopplung mit CMOS-Gattern. Mit dem Inverter G1 wird das Komplement der Eingangsimpulsfolge erzeugt. Die Kombination Cl, Rl, D1 wirkt als nichtlineares Differenzierglied. Wenn UL auf + 10 V springt, lädt sich Cl auf etwa 9,3 V auf (0,7 V Flussspannung über D1). Die Rückflanke des Rechtecksignals UL erzeugt einen differenzierten Impuls U3(t). Eine halbe Periodendauer später geschieht das gleiche am zweiten Eingang des NAND-Gatters (UA). Infolge der steilen Übertragungskennlinie des CMOS-Gatters erscheinen am Gatterausgang infolge der Übersteuerung nahezu rechteckförmige Impulse, deren Breite gleich der Breite des Eingangssignals bei der Eingangsschwellspannung + 5 V ist. Bedingt durch die NAND-Verknüpfung erzeugt sowohl der differenzierte Impuls U3(t) als auch der differenzierte Impuls U4(t) einen Ausgangsimpuls UA(t), so dass am Ausgang von G2 gegenüber dem Eingang U1 die doppelte Impulsfolgefrequenz auftritt. Als Dioden D1, D2 können die Eingangsbegrenzerdioden des CMOS-NAND-Gatters fungieren. Schaltet man n Stufen nach Bild oben in Kette, so entsteht ein 2n-Multiplizierer. |
| 4. Verwandte Themen |
|
|
|
|
Hat schon diese Site viel mit Logik zu tun, so kann's auf einer der folgenden damit noch happiger werden. Mich beeindruckt dabei immer wieder, wie man unter dem unwissenden Volk (das bist Du, der Du erarbeitend bis zu diesem Punkte gelangt bist, schon lange nicht mehr!) mit den Wörtchen "und", "oder" und "nicht" evtl. gespickt mit den Regeln der Relationenalgebra Verwirrung stiften kann. Wer's nicht glaubt, löst die Aufgaben unter dem dritten Bleisitft. | ||||||
|
|
| 5. Bauelementeliste für wichtige Frequenzteiler - siehe dazu auch Zähler und bedingt die Schieberegister |
|
|
|
| Klasse | Bauelemente-Typ | Funktion |
|
74 - ; 74 LS; 47 HCT |
7456 | Frequenzteiler |
| 74 - ; 74 LS | 7457 | Frequenzteiler |
| 7497 | FREQUENZTEILER (6 Bit einstellb. 64 : 1 bis 64 : 63) | |
| 7473 | Vier D-Register (TS) | |
| 7476 | ||
| 7478 | ||
| 74101 | ||
| 74102 | ||
| 74103 | ||
| 74104 | ||
| 74105 | ||
| 74106 | ||
| 4000-er Serie (CMOS) | 4042 | |
| 4000-er Serie (CMOS) | 4076 |
elektronische Bauelemente-Übersicht
Freuqenzteiler und -doppler in verschiedenen Technologien
zur Hauptseite
© Samuel-von-Pufendorf-Gymnasium Flöha
© Frank Rost im April 1999
|
... dieser Text wurde nach den Regeln irgendeiner Rechtschreibreform verfasst - ich hab' irgendwann einmal beschlossen, an diesem Zirkus nicht mehr teilzunehemn ;-) „Dieses Land braucht eine Steuerreform, dieses Land braucht eine Rentenreform - wir schreiben Schiffahrt mit drei „f“!“ Diddi Hallervorden, dt. Komiker und Kabarettist |
|
Diese Seite wurde ohne Zusatz irgendwelcher Konversationsstoffe erstellt ;-) |
