• seinem Wesen nach besteht ein JK-FF aus zwei nacheinander geschaltenen taktflankengetriggerten RS-FF
• J- und K-Eingänge müssen müssen für den Taktberieb auf H liegen
• Setz- und Rücksetzeingänge sind L-aktiv (werden also mit einer Flanke nach L umgeschalten)
• nach wie vor ist beide Eingänge R und S auf L einen unzulässige Kombination
• S auf L bringt noch immer Q auf H

Schaltungsrealisierung des JK-FF mit 7400

Symbol  des JK-FF

Das JK-FlipFlop 7472 bzw D172 oder DL072

Im Unterschied zum D-FF D 174 ist das JK-master-slave-FF D 172 ein in allen Funktionen statisch arbeitendes, sehr vielseitig verwendbares und auch für den Amateur sehr interessantes FF. Schaltung und Anschlusslage wurden bereits in Bild 1.6 gezeigt. Wegen der beschränkten Anschlussstiftzahl und zugunsten einer möglichst hohen Zahl von Vorbereitungseingängen J, K enthält eine IS dieses Typs nur ein solches FF. Für den Amateur sind die folgenden Betriebsdaten von Interesse: Stromaufnahme I_S ~ 1OmA (max. 20 mA), maximale Taktfrequenz: 18 MHz. Die Eingänge J1 ... J3 und K1  ... K3 entsprechen je einem normalen Standardgattereingang. Die Eingänge R, S und CP stellen doppelte Lasten (N_I = 2) dar. Alle anderen Daten (auch der Ausgänge mit N0 = 10) entsprechen den typischen Werten eines TTL-Standardgatters. Vom Hersteller werden für den Taktimpuls zwar Mindestflankensteilheiten usw. empfohlen, jedoch arbeitet dieses FF auch mit sehr flachen Impulsflanken noch sicher. Trotzdem sollte man selbstverständlich einen »schleichenden« Betrieb insbesondere des Takteingangs mit nicht systemgerechten Signalformen vermeiden, wenn auf Betriebssicherheit Wert gelegt wird. Nichtbenutzte Eingänge (auch bei J und K) kann der Amateur ohne Bedenken unbeschaltet lassen; ein Verbinden mit H-Pegel ist nicht nötig. Sind R und S ungenutzt, bleiben sie ebenfalls offen. Mit diesen Setz- und Rücksetzeingängen kann das FF unmittelbar als statisches FF verwendet werden. Es sind also Anwendungen möglich, bei denen der CP-Eingang oder J, K nicht arbeiten. Man lässt diese Eingänge offen, lediglich CP sollte, wenn es die Funktions- »Reste« einer teilgeschädigten D 172 erlauben, an Masse gelegt werden. 
Die Eingänge R und S haben Vorrang vor allen anderen Funktionen, ist also R oder S auf L-Potential gelegt, so wird Q nach L bzw. H geschaltet, wobei CP und J, K wirkungslos sind. R = S = L ergibt Q = Q = H und nachfolgend unbestimmten Zustand und ist daher ebenso wie beim einfachen RS-FF zu vermeiden. Der Innenaufbau setzt sich aus einem »master« (Meister) und einem ihm nachgeschalteten »slave« (Sklave, Knecht), die gemeinsam mit R oder S setzbar sind, zusammen. Das Taktsignal CP »öffnet« zunächst den master, wobei der slave infolge der in seiner CP-Zuleitung intern vorhandenen Negation verriegelt wird, und die intern AND-verknüpften J-K-Eingänge können nunmehr (mit CP = H) als Setzeingänge für den master wirken (ebenso wie R, S in Bild 4.23; hier wird jedoch zunächst nur der master gesetzt). Mit der Taktrück-flanke sperrt der master (J und K sind wirkungslos), und der slave wird freigegeben, der jetzt die im master gespeicherte Information übernimmt und zum Ausgang schaltet. Wiederholt man diesen Vorgang, so wird der im slave zuletzt gespeicherte Zustand am Ausgang also am Emitter gesteuerte Transistoren verwirklicht. Deshalb sind längere Zuleitungen zu CP (2 .. 30 cm) zu vermeiden, weil auf ihnen sonst eventuell negatives Überschwingen auftritt. Auch die Ausgänge des FF sind gegen Störimpulse empfindlich, was mit den von diesen Ausgängen führenden internen Rückführungen zu den Eingängen J, K zusammenhängt. Störspitzen auf den Ausgangsleitungen, die »rückwärts« in den FF geraten, können ihn ebenfalls zum Kippen bringen. 
Deshalb sind FF nicht als Leitungstreiber zu empfehlen. Der Amateur kann derartige Leitungsfragen erproben, jedoch sind dabei ungewollte Kippvorgänge nicht ausgeschlossen, so dass es eine Frage der gewünschten Zuverlässigkeit ist, ob man dem FF-Ausgang Entkopplungsgatter nachsetzt, um längere Leitungen treiben zu können, oder ob darauf verzichtet wird. Die Zuordnung der J- und K-Funktion zum Ausgangssignal zeigt die Übersicht unten. Hierbei ist wieder t_n der Zustand des, Ausgangs Q vor dem Taktimpuls, t_n+i der Ausgangszustand nach dem Taktimpuls (Zeitpunkt -4-). Wie die Tabelle zeigt, setzt J = L und K = H stets Q = H usw. 
Dabei sind 2 Zustände besonders interessant: Mit J = K = L bleibt der FF-Zustand unverändert, d. h., der JK-FF ist mit L an beiden Eingängen in der gerade vorhandenen Lage verriegelt und reagiert auf CP nicht mehr. Ist dagegen J = K = H (z. B. sämtliche J- und K-Eingänge unbeschaltet), dann schaltet der FF mit jedem CP Takt um und arbeitet ohne äußere Besthaltung als 2:1-Frequenzteüer. Für wird in der Tabelle nichts angegeben, da dieser Ausgang stets (außer wenn »unzulässigerweise« R = S = L ist) das zu Q komplementäre Signal hat. Wenn J 4= K ist, so wird der JK-FF mit dem nächsten eintreffenden Taktimpuls in die für diese J-K-Kombination gültige Lage gesetzt und bleibt bei weiteren Takten in dieser, solange sich die Signale an J oder K nicht ändern

Logische Schaltung und Takverhalten des JK-MS-FlipFlop 7472

Frequenzteiler mit dem 74 72 oder 74LS72 bzw. D 172  oder DL072

Das JK-FF D172 lässt sich unmittelbar als 2:1-Teiler verwenden. Bild 4.31 zeigt eine Teilerkette dieser Art, die bedarfsweise beliebig erweitert werden kann. Der Q-Ausgang steuert die folgende FF-Stufe über deren cp-Eingang. Die Eingangsfrequenz f ist mit f/2, f/4, f/8 usw. gleichzeitig abnehmbar. Die Eingänge J und K bleiben offen. Das gilt auch für die Eingänge R und S., Falls ein definiertes Nullstellen der ganzen Teilerkette erforderlich ist, z. B. bei digitalen Quarzuhren u. ä. Anwendungen zum zeitlich definierten Starten, sind die R-Eingänge aller FF zu verbinden und zum Nullstellen kurzzeitig an Masse zu legen. In dieser Anwendung sollte die gemeinsame Rücksetzleitung aller R-Eingänge ständig über 2...5 k(1 an + US liegen.

Frequenzteiler mit dem JK-MS-FlipFlop 7472

Die IS D 174 ist ebenso einsetzbar, bei ihr sind jedoch außen Q und D zu verbinden (in Bild 4.32, dargestellt für 2 Teilerstufen). Da eine IS D 174 zwei FF enthält, kommt man gegenüber Bild 4.31 mit der halben Anzahl von IS aus, jedoch sind nur die einfachen Teilerstufen im Verhältnis 2":1 möglich, da sich mit der D174 Rückführungen für abweichende Teilfaktoren nicht ohne weiteres realisieren lassen. Mit der IS D 172 sind dagegen beliebige Teilerverhältnisse erreichbar, indem man die vorhandenen J- und K-Eingänge' für Rückführungen benutzt. Zum Entwurf derartiger Schaltungen enthalten [21- und [671 zahlreiche Hinweise und Beispiele für alle Teilerfaktoren von 3:1...13:1 mit zugehörigen Impulsdiagrammen: Bild 4.33 zeigt ein Beispiel für einen 10:1-Teiler: Die nicht gezeichneten Eingänge bleiben unbeschaltet. Rückstellen aller FF über die gemeinsame R-Leitung ist selbstverständlich auch möglich. Asynchrone Teiler, bei denen die einzelnen FF nacheinander umschalten, haben den Vorteil des geringeren Verdrahtungsaufwandes und geringerer Anzahl an den FF notwendiger Eingänge für J und K. Gegenüber den synchronen Frequenzteilern haben sie den Nachteil, langsamer (geringere maximale Eingangsfrequenz) zu arbeiten. Wenn die maximale Arbeitsgeschwindigkeit der IS ausgenutzt werden soll, benutzt man demzufolge synchrone Teiler. Man erkennt sie daran, dass alle Takteingänge parallel geschaltet sind und daher alle FF stets zugleich schalten. Die entsprechenden Teilerverhältnisse stellt man ausschließlich durch Verriegeln einzelner FF über ihre J- und K-Eingänge her. Bild 4.34 zeigt einen synchronen 10:1-Teiler. Der höhere Verdrahtungsaufwand ist deutlich. Der asynchrone Teiler nach Bild 4.33 ist bis etwa 3...4 MHz, der synchrone nach Bild 4.34 bis mindestens 18 MHz, je nach IS-Eigenschaften meist bis etwa 20...25MHz einsetzbar. Ein Nachteil des synchronen Teilers ist der hohe, am Eingang (bei f) auftretende Lastfaktor, da alle cp-Eingänge der FF (beim D172 ist für den cp-Eingang NI = 2!) parallel liegen. Das den Eingang f treibende Gatter wird deshalb bereits bei diesem einfachen 10:1-Teiler mit No = 8 belastet. Wenn die bei f angeschlossene Quelle anderer Art ist (z. B. Eingangsverstärker mit bipolaren Transistoren), wird sie im L-Zustand mit immerhin 12...13 mA beansprucht! Für den Amateur haben synchrone Teiler auch deshalb nur selten Bedeutung. Eine ausführliche Darstellung dieser Thematik findet man in [67].

Frequenzteiler mit dem D-FlipFlop 7474

Asynchroner Frequenzteiler mit dem JK--FlipFlop 7472

Synchroner Frequenzteiler mit dem JK--FlipFlop 7472

Impulsverkürzung

Gelegentlich ist es notwendig, Impulse mit vorgegebener Dauer zu verkürzen. So ist z. B. zum Ansteuern des D 172 ein möglichst kurzer Impuls erwünscht. In diesem Fall lässt sich eine Schaltung nach Bild 4.35 anwenden. Ein am Eingang E2 erscheinender LH-Sprung führt am Ausgang Af zu einem kurzen negativen Impuls, dessen Beginn mit, der LH-Flanke des Eingangsimpulses zusammenfällt (siehe Impulsdiagramm). Sollen positiv gerichtete Ausgangsimpulse erzeugt werden, so muss bei Al ein weiteres Gatter als Negator machgesetzt sein (Ausgang A2). Soll eingangsseitig die HL-Flanke eines Impulses auslösend wirken, ist auch dort eine Negation (Eingang E1) erforderlich. Bei Eingang E2 =' L liegt am Ausgang des Gatters Dl H, jedoch am zweiten Eingang von, D2 ebenfalls L, so dass Al = H ist. Geht E2 nach H, so ist am Eingang des Gatters D2 zunächst (wegen der Schaltzeit von D2 und der Verzögerungswirkung von C) H H vorhanden, daher wird A1= L. Da (mit E2 = H) Ausgang Dl sofort nach L geht und dabei C sehr schnell entladen wird, ist sehr kurze Zeit später am (diesmal unteren) Eingang das Gatter D2 wieder L vorhanden und A 1 somit wieder H. Der für C maximal zulässige Wert liegt bei 1 nF, er ergibt eine Verzögerungszeit (und damit Pulsbreite tp am Ausgang) von etwa 60 ns. 
Diese Impulslänge ist für die gegebenen Aufgabenstellungen meist gerade günstig, z. B. ist die Mindestimpulsbreite für FF der Art D 172, D 174 sowie höher integrierter Zähler wie MH7490, D 192, D 193: vom Hersteller mit 20...30 ns vorgegeben. Da das Gatter D2 als Impulsformer wirkt und mit. C= 1 nF noch keine störende Sigalflankenverrundung eintritt, ist der Ausgangsimpuls sehr flankensteil (Anstiegzeit und Abfallzeit erheblich unter 10 ns).
Oft werden an die Impulsverkürzung keine so extremen Forderungen gestellt. 
Die exakte Übertragung von Impulsen im Nanosekundenbereich ist für weniger erfahrene Amateure bezüglich der Verdrahtung bzw. Leitungsführungen nicht ganz problemlos. Meist wird es nur darauf ankommen, ein verhältnismäßig langes Eingangssignal so weit abzukürzen, dass z. B. nachgeschaltete Monoflop u..ä.einwandfrei rückkippen. Man kommt darin mit einem Differenzierglied nach Bild 4.36 aus. Die Mindestwerte für R und C sind in Bild 4.36 angegeben. Die Ausgangsimpulslänge tn (das Diagramm zeigt wieder die Zusammenhänge) kann daher mit C nach Bedarf festgelegt werden. Realisierbar sind Zeiten im .Mikrosekunden- und unteren Millisekundenbereich. Da am Ausgang Y ein relativ stark verformtes Signal auftritt (was im Diagramm der Anschaulichkeit wegen übertrieben dargestellt ist), wirkt das nachfolgende Gatter als Impulsformer und zugleich als Inverter, so dass die Polarität des Ausgangssignals dem Eingangssignal entspricht. Die Schaltung reagiert nur auf HL-Übergänge am Eingang. Eine Anwendung dieser Maßnahme ohne das zweite Gatter zeigte bereits Bild 4.7.

Asynchroner Frequenzteiler mit dem JK--FlipFlop 7472

Asynchroner Frequenzteiler mit dem JK--FlipFlop 7472