In der einfachsten Ausführung lässt sich ein Flipflop (FF) aus zwei NOR- oder NAND-Gattern aufbauen (RS-FF in Tafel 5.5). Führt man dem Setzeingang (S-Eingang) dieses „Grund-Flipflops" 1-Signal zu, so kippt der Flipflop in die stabile Lage Q = 1. Legt man an den Rücksetzeingang (R-Eingang) 1-Signal, so wird der Flipflop rückgesetzt („gelöscht"), d. h., es wird Q = 0.
Die Schaltung ist in beiden Lagen statisch stabil, denn der jeweils in Stellung „1" befindliche Ausgang hält infolge der Kreuzkopplung beider Gatter den anderen Ausgang auf 0-Signal. Man beachte den Unterschied zwischen einem NOR-Flipflop (Grundflipflop aus zwei NOR-Gattern) und einem NAND-Flipflop! Damit die Schaltbelegungstabelle des RS-Flipflops sowohl für den NOR= als auch für den NAND-Flipflop gilt, müssen dem NAND-Flipflop die Eingangssignale R und S zugeführt werden. Wie wir leicht nachprüfen können, bewirkt beispielsweise das Eingangssignal S = 0, dass der Ausgang des RS-Flipflops auf Q = 1 kippt. In entsprechender Weise bringt R = 0 den Flipflop-Ausgang auf Q = 1. Die Schaltung des einfachen NOR-Grund-Flipflops stellt einen zweistufigen gleichspannungsgekoppelten Verstärker mit Rückkopplung (Mitkopplung) dar (Bild 5.10). Die Übertragungskennlinie bei geöffnetem Schalter zeigt nichtinvertierendes Verhalten. Wird der Schalter S geschlossen, so gilt US = UE, (gestrichelte Gerade im Bild 5.10b). Da beide Kennlinien im Bild 5.10b gültig sind, können sich statisch nur Arbeitspunkte einstellen, in denen sich beide Kennlinien schneiden. Der Arbeitspunkt C ist instabil, denn bei einer geringen UE-Erhöhung würde eine größere U,,-Änderung auftreten, als es der gestrichelten Geraden entspricht. Das führt zu einer weiteren UE-Erhöhung und schließlich zum Umkippen in den stabilen Arbeitspunkt B. In gleicher Weise lässt sich zeigen, dass der Arbeitspunkt A stabil ist.

zwei Rückgekoppelte Verstärker bilden ein FlipFlop

Das zum Setzen bzw. Rücksetzen des Flipflops benötigte Signal braucht nur kurzzeitig am S- bzw. R-Eingang anzuliegen, denn `die Umkippzeit typischer Flipflops beträgt 10 ... einige 100 ns. Nachdem der Flipflop in die Lage Q = 1 gekippt ist, haben weitere 1-Signale am S-Eingang keinen Einfluss auf den Zustand der Schaltung. Diese Eigenschaft lässt sich zur Unterdrückung von Schalterprellungen beim Übergang von mechanischen auf elektronische Einheiten ausnutzen. Die Schaltung im Bild 5.11 bewirkt, dass sich der Flipflop-Ausgang beim erstmaligen Schließen des Schalters auf das gewünschte Logiksignal einstellt, und anschließende Prellungen am Ausgang unwirksam bleiben.
Bei den hier besprochenen RS-Flipflops ist die Signalkombination R = S = 1 nicht zulässig, denn sie würde beide Ausgänge auf „0" bringen, und nach dem Signalwechsel an R = S würde der Flipflop eine undefinierte Lage einnehmen. Wenn sich die Kombination R = S = 1 nicht vermeiden lässt, muß ein JK-Flipflop eingesetzt werden. Bei ihm ist diese Kombination zulässig.
Hauptanwendung von RS-Grund-Flipflops ist die Realisierung von Speicherelementen (Latch). So lange R = S = 0 bleibt, speichert der Flipflop den vorher eingespeicherten logischen Zustand, d. h., er speichert ein Bit.

gangsfrequenz fa, wobei m die an den Dateneingängen DA ...DD BCD-codiert (Bild 4.116) eingestellte Zahl ist. Der gewünschte Teilerfaktor kann daher, wie im Bild 4.147 gezeigt, mit einem 4poligen Stufenschalter programmiert werden; mit S1a...Sld läßt sich das Teilerverhältnis jederzeit umschalten. Für anzeigende Zählstufen eignet sich diese Schaltung nicht, da sie den Zählumfang am Anfang (bei 0 beginnend) verkürzt und die an den Q-Ausgängen auftretenden BCD-codierten Zahlen daher nicht mit der Zahl der Zählschritte identisch sind. Nachteilig ist unter Umständen auch, dass der Zählerstand 0 (alle Q-Ausgänge L) kurzzeitig (20...60ns, je nach Cl und den IS-Exemplardaten) an den Q-Ausgängen auftritt - auch wegen dieser »Spikes« können die Q-Ausgangssignale nicht ohne weiteres weiterverarbeitet werden; ein weiterer Nachteil ist die Reduzierung der maximalen Zählfrequenz unter die (sonst mit D 192, D 193 möglichen) etwa 25 MHz. 
Dagegen hat die Schaltung nach Bild 4.147 den entscheidenden Vorteil, dass auf den Zuleitungen zum Programmierschalter S1a...Sld nur Gleichstrom fließt, so dass Montage und Leitungsführung auch über eine größere Entfernung problemlos sind. Deshalb und wegen des relativ geringen Aufwands an zusätzlichen Gattern eignet sich diese Schaltung insbesondere auch für längere Teilerketten mit beliebig wählbaren Teilverhältnissen z. B. in Frequenzsynthesizern aller Art sehr gut. Der Reset-Eingang R sollte dabei nicht für Steuerungszwecke benutzt werden, da ein Nullstellen über R zu einem - bei fehlendem f, -Takt bleibenden - »verbotenen« Zustand »0« führt und demzufolge beim Anlaufen der Teilerkette zunächst einen falschen Teilerfaktor ergeben würde. Der Teiler kann bei Bedarf mit dem zweiten Eingang von D1 in definierter Anfangsstellung (Bild 4.147) gehalten werden, womit der Zähler die mit S1 vorgegebene Stellung einnimmt und, solange L-Pegel am zweiten Eingang von D1 anliegt, diese Stellung beibehält (f,-Impulse treten dabei -nicht auf).

Getaktetes FlipFlop