 |
Im Gegensatz zum PN-Übergang einer normalen Diode
wird eine Schottky-Diode (auch Schottky-Barriere oder Schottky-Kontakt
genannt) durch einen Halbleiter-Metall-Übergang gebildet, der ebenfalls
gleichrichtende Eigenschaften besitzt. Benannt ist sie nach dem deutschen
Physiker Walter Schottky. Die gleichrichtenden Eigenschaften wurden erstmals
1874 von Ferdinand Braun beobachtet. Schottky-Dioden gehören zu den
elektronischen Bauelementen. Anfangs bestanden diese
Halbleiter-Metallübergänge aus punktförmigen Kontakten. Dazu wurde ein
spitzer Metalldraht an einer Halbleiteroberfläche angebracht. Diese Einheit
stellte sich jedoch als sehr unzuverlässig heraus. Deswegen wurde der
punktförmige Kontakt schließlich durch einen dünnen Metallfilm ersetzt.
Mit den Baureihen Standard-TTL, High-speed-TTL
und Low-power-TTL sind in asymptotischer Näherung wirklich alle Möglichkeiten, die gesättigte Schaltstufen im
Hinblick auf hohe Arbeitsgeschwindigkeit bzw. geringe Verlustleistung
bieten, erschöpft. Vor allem wirkt sich die unkontrollierbare
Übersteuerung nachteilig auf die Verzögerungszeiten aus. |
 |
Da die Sättigungsgrenze eines Transistors bei etwa UCB
= 0 V liegt, lässt sich die Speicherzeit verringern, wenn man die
Basis-Kollektor-Strecke eines Transistors mit einer Diode überbrückt. Sie
verhindert, dass der leitende Transistor zu stark in die Sättigung gerät.
Schottky-Dioden sind für diesen Zweck besonders geeignet, da sie sich durch
eine kleine Flussspannung und außerdem durch sehr kurze Schaltzeiten
auszeichnen. Das Bild unten zeigt die Struktur einer Schottky-Diode.
Charakteristisch ist der Metall-Halbleiter-Übergang. Katode ist die
n-dotierte Epitaxieschicht, die über einen sperrschichtfreien Kontakt
angeschlossen wird, und als Anode dient das auch für die Leiterbahnen
verwendete Aluminium. Der Bahnwiderstand wird durch eine vergrabene
n+-Schicht und einen p+-Schutzring in Grenzen gehalten. Im Bild unten ist
außerdem die Überbrückung der Basis-Kollektor-Strecke eines Transistors
durch die Schottky-Diode gezeigt. Im Bild unten ist die Struktur eines Planar-Epitaxial-Transistors mit integrierter Schottky-Diode dargestellt.
Man erkennt das auf dem p-Substrat befindliche niederohmige n-leitende
Kollektorgebiet, das p-leitende Basisgebiet und das n+-leitende
Emittergebiet. Die Schottky-Diode überbrückt das Basis- und das
Kollektorgebiet.
Schaltstufen mit derartigen Transistoren können durch die Wirkung der
Schottky-Dioden nicht mehr unkontrolliert übersteuert werden. Man realisiert
mit ihnen die Baureihen
- Schottky-TTL und
- Low-power-Schottky-TTL.
|
|
Stromlauf und Kennwerte Das Schottky-'ITL-NAND-Gatter nach Bild
unten hat ein der
TTL-Standard-Baureihe sehr ähnliches Schaltungskonzept, jedoch wesentlich
kürzere Schaltzeiten. Zwischen den Eingängen und Masse befinden sich Clamping-Dioden, durch die die Eingänge vor unzulässigen negativen
Eingangsspannungen geschützt werden.
Die Weiterentwicklung zur Low-power-Schottky-Baureihe (LS-TTL) sieht, wie
das Bild unten zeigt, den verstärkten Einsatz von schnell schaltenden Schottky-Dioden vor. Mit ihnen werden, ähnlich wie bei der DTL, die
Eingangsvariablen durch Dioden miteinander verknüpft.
Durch Vergrößerung der Widerstandswerte im Netzwerk werden die
Leistungsaufnahme und gleichzeitig auch die Schaltgeschwindigkeit
verringert. Die Verwendung der Schottky-Dioden führt aber zu einer relativen
Steigerung der Schaltgeschwindigkeit gegenüber der normalen
Low-power-Baureihe. Die Dioden D1 und D2 beschleunigen den HL-Übergang am
Ausgang von T1 Hierbei sorgt D1 für die schnelle Entladung der parasitären
Kapazitäten an der Basis von T4, wodurch dieser schnell in den Sperrzustand
versetzt wird. D2 sorgt für die schnelle Entladung der Ausgangskapazitäten.
Dabei fließt ein Teil der gespeicherten Ladung der Ausgangskapazität und der
Lastkapazität über D2 und T1. Dies hat eine Erhöhung des Basisstroms von
T5 und damit einen beschleunigten Übergang von
T5 in den leitenden Zustand zur
Folge.
Die Eingangs- und Ausgangskennlinien der vorstehend betrachteten NAND-Gatter
entsprechen in ihrem charakteristischen Verlauf denen der TTL.
Die Signalpegel liegen innerhalb der spezifizierten Grenzen aller
TTL-Baureihen.
Die dynamischen Parameter werden durch die Signallaufzeiten repräsentiert.
Im Bild unten ist die typische Signallaufzeit tp von NAND-Gattern in
Abhängigkeit von der Umgebungstemperatur
σU, bei einer Lastkapazität CL = 15 pF dargestellt. Bei
δU = 25 °C ergibt sich eine typische mittlere
Signallaufzeit von tp
≈ 3 ns für die Schottky-TTL-Baureihe und von tp
≈ 9,5 ns für die
Low-power-Schottky-TTL-Baureihe. Die Abhängigkeit der Signalläufzeit tp
von der Lastkapazität CL ist im Bild unten
dargestellt. Die Tafel der technischen Parameter zeigt einige typische
Kennwerte des Schottky-TTL-NAND-Gatters und des
Low-power-Schottky-TTL-NAND-Gatters.
|
|
|
|
|
|
|
Bei Einsatz einer Gleichstromquelle fließt der Strom vom
Plus-Pol, über den Schalter, entsprechend dem Widerstandsgesetz verzweigt
durch mindestens zwei Verbraucher zum Minus-Pol (Masse) |
|
| Parameter |
Einheit |
Baureihe |
|
| |
|
Schottky-TTL |
Low-PowerSchottky-TTL |
| Speisespannung Ucc |
V |
5 ± 5 % |
5 ± 5 % |
| Mittlerer Speisestrom ICC |
mA |
3,75 |
0,4 |
| Mittlere Verlustleistung P |
mW |
19 |
2 |
| Eingangsspannung UIH |
V |
2,0 |
2,0 |
| Eingangsspannung UIL |
V |
0,8 |
0,8 |
| Ausgangsspannung UOH |
V |
2,7 |
2,7 |
| Ausgangsspannung UOL |
V |
0,5 |
0,5 |
| Eingangsstrom IH |
mA |
0,05 |
0,02 |
| Eingangsstrom IL |
mA |
-2 |
-0,4 |
| Ausgangsstrom IOH |
mA |
-1 |
-0,4 |
| Ausgangsstrom IOL |
mA |
20 |
8 |
| Ausgangslastfaktor FoH |
|
20 |
20 |
| Ausgangslastfaktor FOL |
|
10 |
20 |
| Mittlere Signallaufzeit tP |
ns |
3 |
9,5 |
| Taktfrequenz für Flipflop fT |
MHz |
0 ... 110 |
0 ... 40 |
| PV
• t |
[10-12 Ws] |
57 |
19 |
| Mittlere Störspannung US |
V |
1 |
1 |
Tafel Kennwerte von Schottky-TTL-NAND-Gattern
|
|
Das Schottky-ITL-NOR-Gatter führt die Operation
w = a v b
aus.
Die im Bild unten gezeigte Schaltung ist in ihrer Wirkungsweise mit dem TTL-AND-NOR-Gatter vergleichbar. Sie kann bei
Verwendung von Vielemittertransistoren in den Eingangskreisen zum
Schottky-TTL-AND-NOR-Gatter erweitert werden.
Im Bild unten ist ein Low-power-Schottky-TTL-NOR-Gatter mit Dioden im
Eingangskreis dargestellt.
Nach der Grundkonzeption der vorgestellten Schottky-TTL lassen sich, wie bei
der "klassischen" TTL alle weiteren Funktionen realisieren.
FAST-TTL-NAND-Gatter
Die Grenzen, die den Baureihen Standard-TTL, High-speed-TTL und
Low-power-TTL gesetzt sind, konnten durch den Übergang zur Schottky-TTL
überschritten werden. Ein weiterer Fortschritt wurde durch Anwendung
spezieller Isolationsverfahren - insbesondere der Isoplanartechnik - im
Hinblick auf Senkung der Werte der parasitären Kapazitäten und der
Leckströme sowie Verbesserung der Isolation zwischen benachbarten Elementen
auf einem Substrat erreicht. Der Grundgedanke der Isoplanartechnik ist im
Bild 5.77 schematisch dargestellt. Die einzelnen Schichten eines
Epitaxie-Planar-Transistors werden durch Si02-Isoliergräben
begrenzt und gegen die Nachbarstrukturen isoliert. Die Si02-Isolation
reduziert die Seitenwandkapazitäten, die beim Standardverfahren durch die
Sperrschichtkapazitäten des pn-Übergangs gebildet werden. Nicht zuletzt
ermöglicht die Isoplanartechnik auch eine Verkleinerung der
Transistorstrukturen. Die Transistoren können enger zusammenrücken, und der
Integrationsgrad steigt. Als Beispiel für die Anwendung der Isoplanartechnik
wird nachfolgend ein FAST-TTL-NAND-Gatter (FAST fairchild advanced Schottky
TTL) behandelt (Bild unten). In diesem NAND-Gatter liegen drei
Basis-Emitter-Strecken (T1, T2,
T5) gegenüber zwei Strecken bei den anderen
TTL-Schaltungen zwischen Eingang und Masse. Dies erhöht zwar die
Eingangsschwellenspannung und führt zu einer geringfügigen Verschiebung der
Übertragungskennlinie UO = f(U1).
Diese Verschiebung bewegt sich jedoch innerhalb der spezifizierten Grenzen
der TTL-Signalpegel. Ansonsten entspricht das Konzept weitestgehend der
Schaltung des NAND-Gatters in LS-TTL.
|
|
|
Die dynamischen Eigenschaften werden durch den Einsatz der
Schottky-Dioden D3, D4 und
D5, D6 mitbestimmt.
D5 und D6 sorgen für den
schnellen Abbau der Speicherladungen an der Basis von Ta und der Ladungen
der am Ausgang vorhandenen Kapazitäten (s. auch LS-ITL). D3
und D4 sorgen beim HL-Übergang für eine
beschleunigte Entladung der parasitären Kapazitäten an der Basis von T2.
Das dynamische Verhalten eines FAST-TTL-NAND-Gatters im Vergleich zu einem
äquivalenten Schottky-TTL-NAND-Gatter ist im Bild unten am Beispiel der
typischen Signallaufzeiten in Abhängigkeit von der Umgebungstemperatur
δU bei CL
= 50 pF dargestellt.
Das Bild unten zeigt, dass mit der FAST-TTL eine Verringerung der Laufzeiten
um ≈ 20 erreicht wird.
|
gekennzeichnet - ist das Baulement nicht in dieser Technologie verfügbar, so
finden Sie dieses
Zeichen.
